# 순차 논리 회로
- 출력은 현재 입력과 이전 입력 또는 클럭에 의해 조작됨
- 메모리 요소와 함꼐 마지막 데이터를 저장
-> 카운터 레지스터, RAM(랜덤 액세스 메모리)
* ROM(읽기 전용 메모리) 는 조합논리회로임
# 동기 순차 논리 회로 (=)
- 이 회로의 출력은 입력펄스와 클럭펄스에 따라 달라짐
- 클럭과 동기화
- 기억요소와 클럭은 필수, 클럭이 없다면 출력에 변화가 안생김
- 명확한 시간간격이 필요하다
- 플립플롭, 동기 카운터 등
# 비동기 순차 논리 회로 (<=)
- 이 회로의 출력은 입력 펄스와 입력 데이터의 시컨스에만 의존
- 클럭이 없으며 동기화가 필요하지 않음
- 시간에 관계없이 영향을 받을 수 있음
- 방해요소는 회로요소의 전파지연 뿐
'FW 심화 과정 > [1] HDL, ARM프로세서설계' 카테고리의 다른 글
| 0623 실습 3-1~3-3 (0) | 2022.06.23 |
|---|---|
| 0622 실습 2-1~2-4 (0) | 2022.06.22 |
| 강의 영상 보는 곳 & modelsim 설치 (0) | 2022.06.21 |
| 0621 FullAdder 바텀업 설계 (실습 1-1~1-4) (0) | 2022.06.21 |
| 0620 반도체 설계 방법 (0) | 2022.06.20 |
| 0620 Verilog Lexical (문법) (0) | 2022.06.20 |